Samsung planuje 400-warstwową pamięć V-NAND na rok 2026 i rozwój technologii DRAM do roku 2027

cyberfeed.pl 2 miesięcy temu


Samsung prowadzi w tej chwili masową produkcję chipów pamięci flash V-NAND dziewiątej generacji, składających się z 286 warstw, które zaprezentowano w kwietniu. Według koreańskiego dziennika Economic Daily do 2026 r. firma planuje wykorzystać układy pamięci V-NAND składające się z co najmniej 400 warstw. W 2013 r. Samsung jako pierwsza firma wprowadziła układy V-NAND z pionowo ułożonymi komórkami pamięci w celu maksymalizacji pojemności. Jednak układanie ponad 300 poziomów okazało się prawdziwym wyzwaniem, ponieważ układy pamięci często ulegały uszkodzeniu. Aby rozwiązać ten problem, Samsung pracuje podobno nad ulepszoną pamięcią V-NAND 10. generacji, która będzie wykorzystywać technologię Bonding Vertical (BV) NAND. Pomysł polega na wyprodukowaniu obwodów pamięci i obwodów peryferyjnych na oddzielnych warstwach przed połączeniem ich w pionie. Stanowi to zasadniczą zmianę w stosunku do obecnej technologii Co-Packaged (CoP). Samsung stwierdził, iż nowa metoda zwiększy gęstość bitów na jednostkę powierzchni o 1,6 razy (60%), co doprowadzi do zwiększenia prędkości transmisji danych.

Plan działania firmy Samsung jest naprawdę ambitny i obejmuje plany wprowadzenia na rynek 11. generacji NAND w 2027 r., z szacunkową poprawą szybkości operacji we/wy o 50%, a następnie do 2030 r. wprowadzenie 1000-warstwowych układów NAND. Konkurent firmy, SK hynix, również pracuje nad 400 -layer NAND, którego celem jest przygotowanie technologii do masowej produkcji do końca 2025 r., podobnie jak my wspomnieliśmy już w sierpniu. Samsung, obecny lider rynku HBM z 36,9% udziałem w rynku, ma również plany dla swojego sektora DRAM, zamierzając wprowadzić 10 nm DRAM szóstej generacji, czyli 1c DRAM, do pierwszej połowy 2025 roku. Następnie możemy spodziewać się siódmego- generacji 1d nm (wciąż w 10 nm) w 2026 r., a do 2027 r. firma ma nadzieję wypuścić pierwszą generację pamięci DRAM o długości poniżej 10 nm, czyli 0a DRAM, która będzie wykorzystywać strukturę 3D tranzystora kanału pionowego (VCT) podobną do pamięci flash NAND wykorzystuje.



Source link

Idź do oryginalnego materiału