CoPoS kontra CoWoS. TSMC szykuje nowy format pakowania dla układów NVIDIA Feynman i jeszcze większych akceleratorów AI

W segmencie akceleratorów AI coraz częściej brakuje miejsca, sensownego kosztowo montażu i marginesu produkcyjnego. Kolejne generacje akceleratorów puchną od HBM i coraz większych matryc, więc temat pakowania przestał być zapleczem dla inżynierów, a wszedł na pierwszy plan. Najnowsze doniesienia wokół NVIDIA Feynman i technologii TSMC CoPoS dobrze pokazują, gdzie dziś naprawdę jest wąskie gardło.