Procesor AMD Granite Ridge „Zen 5” z adnotacją

Wydruki matrycowe w wysokiej rozdzielczości 8-rdzeniowego przetwornika CCD AMD „Zen 5” zostały opublikowane i opatrzone komentarzami przez Nemez, Fitzchens Fitz i HighYieldYT. Zapewniają one szczegółowy obraz wyglądu krzemu i jego różnych komponentów, w szczególności nowego rdzenia procesora „Zen 5” z 512-bitowym FPU. Pakiet „Granite Ridge” wygląda podobnie do „Raphael” i zawiera maksymalnie dwie 8-rdzeniowe matryce CPU (CCD) w zależności od modelu procesora oraz centralnie umieszczoną kliencką kostkę we/wy (cIOD). Ten cIOD został przeniesiony z „Raphaela”, co minimalizuje koszty rozwoju produktu dla AMD, przynajmniej w przypadku nierdzeniowej części procesora. Przetwornik CCD „Zen 5” jest zbudowany na węźle odlewniczym TSMC N4P (4 nm).

W pakiecie „Granite Ridge” maksymalnie dwa przetworniki CCD „Zen 5” są umieszczone bliżej siebie niż w przypadku przetworników CCD „Zen 4” w modelu „Raphael”. Na powyższym zdjęciu widać pad nieobecnego CCD za maską lutowniczą podłoża z włókna szklanego, blisko obecnego CCD. Przetwornik CCD zawiera 8 pełnowymiarowych rdzeni procesora „Zen 5”, każdy z 1 MB pamięci podręcznej L2 oraz centralnie umieszczoną 32 MB pamięci podręcznej L3, która jest współdzielona przez wszystkie osiem rdzeni. Jedynymi innymi komponentami są SMU (jednostka zarządzania systemem) i warstwy PHY Infinity Fabric over Package (IFoP), które łączą CCD z cIOD.

Każdy rdzeń procesora „Zen 5” jest fizycznie większy niż rdzeń „Zen 4” (zbudowany w oparciu o proces TSMC N5) ze względu na 512-bitową zmiennoprzecinkową ścieżkę danych. Silnik wektorowy rdzenia jest zepchnięty na samą krawędź rdzenia. Na CCD powinny to być krawędzie matrycy. Jednostki FPU są zwykle najgorętszymi elementami rdzenia procesora, więc ma to sens. Najbardziej wewnętrznym komponentem (zwróconym w stronę współdzielonej pamięci podręcznej L3) jest pamięć podręczna L2 o pojemności 1 MB. AMD podwoiło przepustowość i łączność tej 1 MB pamięci podręcznej L2 w porównaniu do tej w rdzeniu „Zen 4”.

Centralny obszar rdzenia „Zen 5” zawiera 32 KB pamięci podręcznej L1I, 48 KB pamięci podręcznej L1D, silnik Integer Execution i najważniejszy front-end procesora z funkcją pobierania i dekodowania instrukcji, jednostką przewidywania rozgałęzień, pamięć podręczna mikrooperacji i harmonogram.

Wbudowana pamięć podręczna L3 o pojemności 32 MB zawiera rzędy TSV (przelotek krzemowych), które zapewniają pamięć podręczną V-cache 3D. 64 MB L3D (kość podręczna L3) łączy się z magistralą pierścieniową CCD dzięki tych TSV, dzięki czemu 64 MB 3D V-cache sąsiaduje z 32 MB wbudowanej pamięci podręcznej L3.

Na koniec znajduje się moduł we/wy klienta (cIOD). Nie ma tu nic nowego do doniesienia, chip pochodzi od „Raphaela”. Jest zbudowany na węźle TSMC N6 (6 nm). Prawie 1/3 obszaru procesora zajmuje iGPU i powiązane z nim komponenty, takie jak silnik akceleracji multimediów i silnik wyświetlania. Układ iGPU jest oparty na architekturze graficznej RDNA 2 i ma tylko jeden procesor grupy roboczej (WGP) na dwie jednostki obliczeniowe (CU) lub 128 procesorów strumieniowych. Działa on porównywalnie (lub szybciej) niż iGPU Xe-LP obsługujący procesory Core „Raptor Lake” 14. generacji. Inne najważniejsze komponenty cIOD to 28-liniowy interfejs PCIe Gen 5, dwa porty IFoP dla przetworników CCD, dość duże wejścia/wyjścia SoC składające się z USB 3.x i starszych połączeń oraz najważniejszy kontroler pamięci DDR5 z dwukanałowy (cztery podkanały) interfejs pamięci.