Niedawne wprowadzenie interfejsu pamięci Compute Express Link (CXL) stwarza możliwości dla nowych pamięci uzupełniających DRAM w zastosowaniach obliczeniowych intensywnie przetwarzających dane, takich jak AI i ML. Jednym z przykładów jest pamięć buforowa CXL typu 3, pomyślana jako pula pamięci poza chipem, która „zasila” różne rdzenie procesora dużymi blokami danych za pośrednictwem przełącznika CXL o dużej przepustowości. Ta klasa pamięci spełnia inne specyfikacje niż adresowalna bajtowo pamięć DRAM, która ma coraz większe trudności z utrzymaniem linii skalowania trendu kosztu bitu.
Na targach IEDM 2024 firma imec proponuje urządzenie ze sprzężeniem ładunkowym (CCD) z kanałem IGZO zintegrowanym z architekturą łańcuchową 3D NAND-Flash jako obiecującego kandydata na pamięć buforową CXL typu 3 – w celu osiągnięcia wymaganych adekwatności adresowalności bloków, nieograniczonej wytrzymałości, niski koszt produkcji i wystarczająca retencja danych.
Jako pierwszy krok w kierunku rzeczywistych wdrożeń, firma imec zademonstrowała działanie pamięci CCD z IGZO w ramach dowodu słuszności koncepcji 2D. Płaska struktura CCD tego dowodu słuszności koncepcji 2D składa się ze stopnia wejściowego, 142 stopni (każdy składający się z czterech bramek fazowych), z których każdy może przechowywać jeden bit, oraz stopnia odczytującego opartego na dwóch tranzystorach. Rejestr CCD jest zapisywany poprzez wstrzykiwanie ładunków przez stopień wejściowy i sekwencyjne przesyłanie ich przez wszystkie 142 stopnie poprzez przełączanie napięć bramek fazowych. CCD zapewnia trwałość ponad 200 s, trwałość > 1010 cykli bez degradacji i prędkość przesyłania ładunku przekraczającą 6 MHz. Wykazano również możliwość wielopoziomowego przechowywania rejestru CCD, przyczyniając się do większej gęstości bitowej. Technologia CCD oparta na ładunkach, szeroko stosowana na rynku czujników obrazu, jest dobrze znana, niezawodna i może działać przy niskim napięciu, co korzystnie wpływa na zużycie energii.
Maarten Rosmeulen, dyrektor programowy Storage Memory w imec: „Prawdziwa wartość proponowanej pamięci buforowej polega na jej możliwości integracji z pamięcią 3D NAND, z rejestrami CCD opartymi na IGZO zintegrowanymi z pionowo ustawionymi wtyczkami – koncepcja, którą teraz proponujemy dla po raz pierwszy Z tego, co jest w tej chwili możliwe dzięki pamięci NAND Flash (tj. możliwości przetwarzania 230 warstw), szacujemy, iż nasza pamięć buforowa 3D może już zapewnić pięciokrotnie większą gęstość bitową niż ta (2D) DRAM. ma zaoferować w 2030 r. w tej chwili badamy rzeczywiste implementacje 3D z ograniczoną liczbą linii słów”.
