Die-Shoty powierzchni Intel Core Ultra „Arrow Lake-S” dzięki firmie ASUS

cyberfeed.pl 3 tygodni temu



Wraz ze zbliżaniem się premiery procesorów Intel Core Ultra „Arrow Lake-S” do komputerów stacjonarnych, firma ASUS China opublikowała prezentację wideo na temat płyt głównych z chipsetem Z890 gotowych dla tych procesorów, która zawierała opis techniczny pierwszego kafelkowego procesora do komputerów stacjonarnych, który zawiera szczegółowe wykrojniki różnych płytek. Jest to coś, co wymagałoby nie tylko zdjęcia pokrywy procesora (usunięcia zintegrowanego rozpraszacza ciepła), ale także oczyszczenia górnych warstw matrycy, aby odsłonić różne elementy znajdujące się pod spodem.

Widok całego chipa daje nam widok z lotu ptaka na cztery najważniejsze płytki logiczne — obliczenia, grafikę, SoC i wejścia/wyjścia, umieszczone na wierzchu płytki bazowej Foveros. Nasz artykuł z początku tego tygodnia trafia do obszarów kości poszczególnych płytek i płytki bazowej. Płytka Compute jest zbudowana w oparciu o najbardziej zaawansowany węzeł odlewniczy spośród czterech płytek, 3 nm TSMC N3B. W przeciwieństwie do starszych generacji „Raptor Lake-S” i „Alder Lake-S”, klastry P-core i E-core nie są zbite na dwóch końcach kompleksu procesora. W „Arrow Lake-S” mają one układ naprzemienny, z rzędem rdzeni P, po którym następuje rząd klastrów E-core, po których następują dwa rzędy rdzeni P, a następnie kolejny rząd klastrów E-core , przed ostatnim rzędem rdzeni P, aby osiągnąć całkowitą liczbę rdzeni wynoszącą 8P+16E. Takie rozwiązanie zmniejsza koncentrację ciepła podczas ładowania rdzeni P (np. podczas grania) i zapewnia, iż ​​każdy klaster E-core znajduje się zaledwie o jeden przystanek pierścieniowy od rdzenia P, co powinno poprawić opóźnienia migracji wątków. Centralny obszar kafelka ma tę magistralę pierścieniową i 36 MB pamięci podręcznej L3 współdzielonej pomiędzy klastrami P-core i E-core.

Następna w kolejce jest płytka SoC. Chiplet ten jest zbudowany w 6 nm węźle DUV TSMC N6. Obie krawędzie płytki mają warstwy PHY dla różnych interfejsów we/wy. Jedna strona ma dwukanałową powłokę DDR5 PHY, podczas gdy druga ma część PCI-Express PHY chipa. Płytka SoC udostępnia 16 linii PCIe Gen 5 przeznaczonych dla interfejsu PEG (gniazdo x16 na płycie głównej). Płytka we/wy udostępnia cztery linie Gen 5 i cztery linie Gen 4, oprócz magistrali chipsetu DMI 4.0 x8. Gen 4 x4 z wejścia/wyjścia można ponownie skonfigurować jako Thunderbolt 4 lub USB4. Płytka SoC zawiera także jednostkę NPU 3, która wydaje się być przeniesiona z płytki SoC z „Meteor Lake”. Ma szczytową przepustowość 13 AI TOPS. Płytka SoC zawiera również procesory zabezpieczające platformę chipa i kilka pokrewnych komponentów iGPU, a mianowicie silnik wyświetlania, akceleratory multimediów i wejścia/wyjścia wyświetlacza.

Na koniec jest kafelek Grafika. Intel zbudował to w oparciu o dość zaawansowany proces 5 nm TSMC N5 (ten sam, na którym zbudowane są obecne procesory graficzne NVIDIA Ada i AMD RDNA 3). Ta smukła płytka zawiera tylko 4 rdzenie Xe dostępne dla tego wariantu iGPU oraz mechanizm renderujący grafikę.

Płytki wypełniające pod mikroskopem wyglądają jak puste przestrzenie.



Source link

Idź do oryginalnego materiału