Według przecieków Harukaze5719, wiarygodnego źródła informacji o przeciekach AMD, „Strix Halo” jest dostarczany w obudowie BGA nazwanej FP11, o wymiarach 37,5 mm x 45 mm, co jest znacznie większe niż rozmiar 25 mm x 40 mm obudowy FP8 BGA, na której zbudowane są zwykłe procesory mobilne „Strix Point”, „Hawk Point” i „Phoenix”. Jest większy pod względem powierzchni niż obudowa FL1 BGA o wymiarach 40 mm x 40 mm procesorów do notebooków gamingowych „Dragon Range” i nadchodzących „Fire Range”. „Strix Halo” ma jeden lub dwa takie same 4 nm „Zen 5” CCD, jak w procesorach stacjonarnych „Granite Ridge” i mobilnych „Fire Range”, ale podłączone do znacznie większej matrycy I/O, jak wspomnieliśmy.
W tym momencie węzeł odlewniczy matrycy I/O „Strix Halo” nie jest znany, ale mało prawdopodobne jest, aby był to ten sam węzeł 6 nm, co cIOD, którego AMD używało w swoich innych procesorach klienckich opartych na „Zen 4” i „Zen 5”. Nie zdziwilibyśmy się, gdyby AMD używało tego samego węzła 4 nm, co w przypadku „Phoenix”, w tej matrycy I/O. Głównym powodem, dla którego uzasadniony jest zaawansowany węzeł, jest przewymiarowany iGPU, który zawiera aż 20 procesorów grup roboczych (WGP) lub 40 jednostek obliczeniowych (CU), wartych 2560 procesorów strumieniowych, 80 akceleratorów AI i 40 akceleratorów Ray. Ten iGPU jest oparty na najnowszej architekturze graficznej RDNA 3.5.
Dla porównania, iGPU zwykłego procesora 4 nm „Strix Point” ma 8 WGP (16 CU, 1024 procesorów strumieniowych). Następnie mamy NPU. Oczekuje się, iż AMD przeniesie ten sam NPU XDNA 2 o wydajności 50 TOPS, którego używa w zwykłym „Strix Point”, na matrycę I/O „Strix Halo”, dając procesorowi możliwości Microsoft Copilot+.
Interfejs pamięci „Strix Halo” od dawna pozostaje tajemnicą. Logika podpowiada, iż to fatalny pomysł, aby 16 rdzeni CPU „Zen 5” i 40-Compute Unit GPU dzieliły choćby standardowy dwukanałowy interfejs pamięci DDR5 przy najwyższych możliwych prędkościach, ponieważ zarówno CPU, jak i iGPU byłyby poważnie niedostatecznie przepustowe. Trzeba też wziąć pod uwagę NPU, ponieważ wnioskowanie AI jest aplikacją wrażliwą na pamięć.
Mamy teorię, iż oprócz interfejsu LPDDR5X dla rdzeni CPU, pakiet „Strix Halo” ma okablowanie dla dyskretnej pamięci GDDR6. choćby stosunkowo wąski 128-bitowy interfejs pamięci GDDR6 działający z szybkością 20 Gb/s dałby iGPU 320 GB/s przepustowości pamięci, co jest wystarczające dla grafiki w segmencie wydajności. Oznaczałoby to, iż oprócz układów LPDDR5X na płytce drukowanej znalazłyby się cztery układy GDDR6. iGPU ma choćby 32 MB wbudowanej pamięci Infinity Cache, co wydaje się zgadzać z naszą teorią 128-bitowego interfejsu GDDR6 wyłącznie dla iGPU.
